Please use this identifier to cite or link to this item: http://eir.zntu.edu.ua/handle/123456789/234
Title: Оптимизация схемы адресации КМУУ с элементарными цепями
Other Titles: Optimization of addressing circuit for CMCU with elementary chains
Оптимізація схеми адресації КМПК із елементарними ланцюгами
Authors: Баркалов, Олександр Олександрович
Barkalov, Alexandr A.
Баркалов, Александр Александрович
Зеленьова, Ірина Яківна
Zelenyova, Irina J.
Зеленева, Ирина Яковлевна
Єфименко, Костянтин Миколайович
Efimenko, Konstantin M.
Ефименко, Константин Николаевич
Keywords: композиційний мікропрограмний пристрій керування
граф-схема алгоритму керування
елементарний операторний лінійний ланцюг
логічна схема пристрою керування
compositional microprograming control unit
flow-chart of control algorithm
elementary operational linear chain
logic circuit of coontrol unit
композиционное микропрограммное устройство управления
граф-схема управляющего алгоритма
элементарная операторная линейная цепь
логическая схема устройства управления
Issue Date: 2013
Publisher: Донецький національний техничний університет
Abstract: UK: Запропоновано метод зменшення апаратурних витрат у схемі КМПК із елементарними ланцюгами, який орієнтовано на технологію FPGA. Метод засновано на використанні трьох джерел кодів класів псевдоеквівалентних ЕОЛЛ та мультіплексору, який дозволяє вибрати одне з цих джерел. Такій підхід дозволить зменшити число LUT елементів у схемі адресації КМПК. Наведено приклад використання запропонованого методу. EN: The article is devoted to development of synthesis and optimization methods of compositional microprogram control units (CMCU) on FPGA (field-programmable logic arrays). For optimization of a system-on-a-chip resources the method of a structural reduction is used due realization of the compositional microprogram control unit. A method for reducing the hardware amount in the circuit of CMCU with elementary chains oriented on FPGA technology is proposed. The method is based on the usage of three sources of codes classes of pseudoequivalent EOLC (elementary operational linear chains) and a multiplexer to choose one of these sources. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями, ориентированный на технологию FPGA. Метод основан на использовании трех ис-точников кодов классов псевдоэквивалентных ЭОЛЦ и мультиплексора, позволяющего вы-брать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.
Description: Баркалов А.А., Ефименко К.Н., Зеленева И.Я. Оптимизация схемы адресации КМУУ с элементарными цепями // Наукові праці Донецького національного технічного університету. Серія: «Обчислювальна техніка та автоматизація» (ОТА) № 1(24).– Донецьк: ДонНТУ, 2013.– С. 214-221.
URI: http://eir.zntu.edu.ua/handle/123456789/234
ISSN: 2075-4272
Appears in Collections:Наукові статті кафедри КС та М

Files in This Item:
File Description SizeFormat 
ВТА_Barkalov_Efimenko_Zelenyova.pdfСтатті330.9 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.